改NEC开发出超小型片上电感器面积为原来1

NEC面向高速数字LSI的低功耗化，开发出了超小型的多层缠绕构造的片上电感器。LSI芯片内形成的多层微细铜（Cu技术监督工作距离实现“可控在控”还有一定的差距。因此）布线多层缠绕在电感器外周。目标是应用于处理超高频和高速信号的宽频无线便携终端以及高速和大容量服务器等。该产品已在半导体元件与材料相关国际会议“2007 International Conference on So-lid State Devices and Materials（SSDM）”上发布。

主要有三大特点。第一，通过采用多层缠绕结构，将硅底板上电感器的尺寸减小到了10μm见方。与原来的平面结构电感器相比，占有面积减至1/6。第二，通过在布线的缠绕方法上下功夫，克服了小型化带来的性能下降问题。从而确保了与原来的大面积平面型电感器几乎相当的高频带。第三，将此次的电感器嵌入现有的尖端CMOS芯片（90nm工艺制造）进行了工作验证。结果证实即使工作电压减至1V，仍可实现20Gbps的高速信号处理。

一般情况下，要求Gbps级高速数据通信的高速数字LSI，大多通过CMOS电流模式逻辑电路（该电路利用片上电感器调整信号波形）来实现高速工作。但是，原来的电感器是采用布线宽度较大的上层布线的平面缠绕结构，占有面积往往较大。因此存在成本高、用途受限等课题。

为了减小电感器尺寸，需要利用宽度更小的下层布线，形成多层缠绕结构。但是，单纯层叠平面型电感器的上下电感器布线间的寄生容量容易增大，从而导致电感器的高速响应性下降。

此次，NEC开发出了“三维螺线管型片上电感器”（使位于LSI内下层的微细low-k/Cu布线呈螺旋状缠绕4周）。采用这种结构，与单纯的层叠结构相比，寄生容量约减小 0％，可保持与原来的平面型片上电感器相当的高速响应性，同时面积可降至1/6。